Paralelismo
a nivel de bit:
Desde el advenimiento de
la integración a gran escala (VLSI) como tecnología de fabricación de chips de
computadora en la década de 1970 hasta alrededor de 1986, la aceleración en la
arquitectura de computadores se lograba en gran medida duplicando el tamaño de
la palabra en la computadora, la cantidad de información que el procesador
puede manejar por ciclo.
El aumento del tamaño de la palabra reduce el número de instrucciones que el procesador debe ejecutar para realizar una operación en variables cuyos tamaños son mayores que la longitud de la palabra. Por ejemplo, cuando un procesador de 8 bits debe sumar dos enteros de 16 bits, el procesador primero debe adicionar los 8 bits de orden inferior de cada número entero con la instrucción de adición, a continuación, añadir los 8 bits de orden superior utilizando la instrucción de adición con acarreo que tiene en cuenta el bit de acarreo de la adición de orden inferior, en este caso un procesador de 8 bits requiere dos instrucciones para completar una sola operación, en donde un procesador de 16 bits necesita una sola instrucción para poder completarla.
El aumento del tamaño de la palabra reduce el número de instrucciones que el procesador debe ejecutar para realizar una operación en variables cuyos tamaños son mayores que la longitud de la palabra. Por ejemplo, cuando un procesador de 8 bits debe sumar dos enteros de 16 bits, el procesador primero debe adicionar los 8 bits de orden inferior de cada número entero con la instrucción de adición, a continuación, añadir los 8 bits de orden superior utilizando la instrucción de adición con acarreo que tiene en cuenta el bit de acarreo de la adición de orden inferior, en este caso un procesador de 8 bits requiere dos instrucciones para completar una sola operación, en donde un procesador de 16 bits necesita una sola instrucción para poder completarla.
Históricamente, los
microprocesadores de 4 bits fueron sustituidos por unos de 8 bits, luego de 16
bits y 32 bits, esta tendencia general llegó a su fin con la introducción de
procesadores de 64 bits, lo que ha sido un estándar en la computación de
propósito general durante la última década.
Paralelismo
a nivel de instrucción:
Un programa de ordenador
es, en esencia, una secuencia de instrucciones ejecutadas por un procesador.
Estas instrucciones pueden reordenarse y combinarse en grupos que luego son
ejecutadas en paralelo sin cambiar el resultado del programa. Esto se conoce
como paralelismo a nivel de instrucción. Los avances en el paralelismo a nivel
de instrucción dominaron la arquitectura de computadores desde mediados de 1980
hasta mediados de la década de 1990.
Los procesadores modernos
tienen ''pipeline'' de instrucciones de varias etapas. Cada etapa en el
pipeline corresponde a una acción diferente que el procesador realiza en la
instrucción correspondiente a la etapa; un procesador con un pipelinede N
etapas puede tener hasta n instrucciones diferentes en diferentes etapas de
finalización. El ejemplo canónico de un procesador segmentado es un procesador
RISC, con cinco etapas: pedir instrucción, decodificar, ejecutar, acceso a la
memoria y escritura. El procesador Pentium 4 tenía un pipeline de 35 etapas.
Además del paralelismo a
nivel de instrucción del pipelining, algunos procesadores pueden ejecutar más
de una instrucción a la vez. Estos son conocidos como procesadores
superescalares. Las instrucciones pueden agruparse juntas sólo si no hay
dependencia de datos entre ellas. El scoreboarding y el algoritmo de Tomasulo
—que es similar a scoreboarding pero hace uso del renombre de registros— son
dos de las técnicas más comunes para implementar la ejecución fuera de orden y
la paralelización a nivel de instrucción.
Un pipeline canónico de
cinco etapas en una máquina RISC (IF = Pedido de Instrucción, ID =
Decodificación de instrucción, EX = Ejecutar, MEM = Acceso a la memoria, WB =
Escritura).
Paralelismo
de datos:
El paralelismo de datos es
el paralelismo inherente en programas con ciclos, que se centra en la
distribución de los datos entre los diferentes nodos computacionales que deben
tratarse en paralelo. La paralelización de ciclos conduce a menudo a secuencias
similares de operaciones —no necesariamente idénticas— o funciones que se
realizan en los elementos de una gran estructura de datos. Muchas de las
aplicaciones científicas y de ingeniería muestran paralelismo de datos.
Una dependencia de
terminación de ciclo es la dependencia de una iteración de un ciclo en la
salida de una o más iteraciones anteriores. Las dependencias de terminación de ciclo
evitan la paralelización de ciclos.
Un procesador superescalar
con pipeline de cinco etapas, capaz de ejecutar dos instrucciones por ciclo.
Puede tener dos instrucciones en cada etapa del pipeline, para un total de
hasta 10 instrucciones (se muestra en verde) ejecutadas simultáneamente.
Paralelismo
de tareas:
El paralelismo de tareas
es la característica de un programa paralelo en la que cálculos completamente
diferentes se pueden realizar en cualquier conjunto igual o diferente de datos.
Esto contrasta con el paralelismo de datos, donde se realiza el mismo cálculo
en distintos o mismos grupos de datos. El paralelismo de tareas por lo general
no escala con el tamaño de un problema.
4.2.1
Taxonomía de las arquitecturas paralelas.
La clasificación de Flynn
ha demostrado funcionar bastante bien para la tipificación de sistemas, y se ha
venido usando desde décadas por la mayoría de los arquitectos de computadores.
Sin embargo, los avances en tecnología y diferentes topologías, han llevado a
sistemas que no son tan fáciles de clasificar dentro de los 4 tipos de Flynn.
Por ejemplo, los procesadores vectoriales no encajan adecuadamente en esta
clasificación, ni tampoco las arquitecturas hibridas. Para solucionar esto se
han propuesto otras clasificaciones, donde los tipos SIMD y MIMD de Flynn se
suelen conservar, pero que sin duda no han tenido el éxito de la de Flynn.
La figura 4.2 muestra una
taxonomía ampliada que incluye alguno de los avances en arquitecturas de
computadores en los últimos años. No obstante, tampoco pretende ser una
caracterización completa de todas las arquitecturas paralelas existentes.
4.2.2
Arquitectura de los computadores secuenciales.
4.2.2.1
Taxonomía de Flynn.
Probablemente la
clasificación más popular de computadores sea la clasificación de Flynn. Esta
taxónoma de las arquitecturas está basada en la clasificación atendiendo al
flujo de datos e instrucciones en un sistema. Un flujo de instrucciones es el
conjunto de instrucciones secuenciales que son ejecutadas por un único
procesador, y un flujo de datos es el flujo secuencial de datos requeridos por
el flujo de instrucciones. Con estas consideraciones, Flynn clasifica los
sistemas en cuatro categorías:
SISD (Single Instruction
stream, Single Data stream) Flujo único de instrucciones y flujo único de
datos. Este el concepto de arquitectura serie de Von Neumann donde, en
cualquier momento, sólo se está ejecutando una única instrucción. A menudo a
los SISD se les conoce como computadores serie escalares. Todas las maquinas
SISD poseen un registro simple que se llama contador de programa que asegura la
ejecución en serie del programa. Conforme se van leyendo las instrucciones de
la memoria, el contador de programa se actualiza para que apunte a la siguiente
instrucción a procesar en serie. Prácticamente ningún computador puramente SISD
se fabrica hoy en día ya que la mayoría de procesadores modernos incorporan
algún grado de paralelizacion como es la segmentación de instrucciones o la
posibilidad de lanzar dos instrucciones a un tiempo (superescalares).
MISD (Multiple Instruction stream, Single Data stream) Flujo múltiple de instrucciones y único flujo de datos. Esto significa que varias instrucciones actúan sobre el mismo y único trozo de datos. Este tipo de máquinas se pueden interpretar de dos maneras. Una es considerar la clase de máquinas que requerirían que unidades de procesamiento diferentes recibieran instrucciones distintas operando sobre los mismos datos. Esta clase de arquitectura ha sido clasificada por numerosos arquitectos de computadores como impracticable o imposible, y en estos momentos no existen ejemplos que funcionen siguiendo este modelo. Otra forma de interpretar los MISD es como una clase de máquinas donde un mismo flujo de datos fluye a través de numerosas unidades procesadoras. Arquitecturas altamente segmentadas, como los arrays sistólicos o los procesadores vectoriales, son clasificados a menudo bajo este tipo de máquinas. Las arquitecturas segmentadas, o encauzadas, realizan el procesamiento vectorial a través de una serie de etapas, cada una ejecutando una función particular produciendo un resultado intermedio. La razón por la cual dichas arquitecturas son clasificadas como MISD es que los elementos de un vector pueden ser considerados como pertenecientes al mismo dato, y todas las etapas del cauce representan múltiples instrucciones que son aplicadas sobre ese vector.
SIMD (Single Instruction stream, Multiple Data stream) Flujo de instrucción simple y flujo de datos múltiple. Esto significa que una única instrucción es aplicada sobre diferentes datos al mismo tiempo. En las máquinas de este tipo, varias unidades de procesado diferentes son invocadas por una única unidad de control. Al igual que las MISD, las SIMD soportan procesamiento vectorial (matricial) asignando cada elemento del vector a una unidad funcional diferente para procesamiento concurrente.
Por ejemplo, el cálculo de
la paga para cada trabajador en una empresa, es repetir la misma operación
sencilla para cada trabajador; si se dispone de una arquitectura SIMD esto se
puede calcular en paralelo para cada trabajador. Por esta facilidad en la
paralelizacion de vectores de datos (los trabajadores formarían un vector) se
les llama también procesadores matriciales.
MIMD (Multiple Instruction stream, Multiple Data stream) Flujo de instrucciones múltiple y flujo de datos múltiple. Son máquinas que poseen varias unidades procesadoras en las cuales se pueden realizar múltiples instrucciones sobre datos diferentes de forma simultánea. Las MIMD son las más complejas, pero son también las que potencialmente ofrecen una mayor eficiencia en la ejecución concurrente o paralela. Aquí la concurrencia implica que no sólo hay varios procesadores operando simultáneamente, sino que además hay varios programas (procesos) ejecutándose también al mismo tiempo.
4.2.2.2
Organización del espacio de direcciones de memoria.
La memoria de acceso
secuencial son memorias en la cuales para acceder a un registro en particular
se tienen que leer registro por registro desde el inicio hasta alcanzar el
registro particular que contiene el dato que se requiere. Estas memorias se
clasifican en:
- Registros de desplazamiento
- Dispositivos por acoplamiento por carga
- Memorias de burbuja
Excelente informacion.
ResponderBorrar